Zynqberryを観察する（２）
どうも，まるさ@maruuusa83です．
前の記事に引き続いてZynqberryを観察していきます．
Zynqberryには何が書き込まれるのか
Zynqberry用のVivadoプロジェクトを自動生成するスクリプトvivado_create_project_guimode.cmdがあるので，
こいつを使ってみます．
ただし，block_design\zsys_bd.tclはVivado 2016.2で吐かれているので，scripts_vivado_versionの値を2016.3に
変更しておく必要があります．
すると，こんなBoard Designが書き込まれたプロジェクトができました．
Board Design
PS部に加えて，RasPi2のGPIOを実現するIPと， こいつをコンフィグするための信号をAXIからデコードするようなIPが追加されています．
クロック周りがどうなっているかチェックしました．
Clock Configuration
チュートリアルではPSは33.3333MHzで動いていると書いてありますが，やはりInput Frequencyが33MHzなだけであって， CPUは666MHzで動いているようです．
33MHzっておそすぎでしょ（#^ω^）
FCLKは50MHzのCLK0と100MHzのCLK1が生成されていますが，なぜかCLK1は使われていません．PLには50MHzが供給されていました．
とりあえずImplementしてみる
リファレンス・デザインそのままでImplementしてみました．
ハードウェア使用率（post-implementation）
GPIOに引っ張り出すためにI/Oの消費量が伸びていますが，ほかに特に不思議はありませんでした．
XC7Z020版がほしいなあ・・・
それでは
今回はこのへんで ノ
まるさ
